最近一段时期以来hongkongdoll face，芯片巨头英特尔在交易和阛阓层面阅历了诸多挑战。但有一说一，英特尔在前沿本领规模的探索和布局依然具有行业标杆意念念，其发布的本解析线图和扫尾为半导体行业提供了进犯参考标的。

在IEDM 2024大会上，英特尔发布了7篇本领论文，展示了多个要津规模的创新阐明。这些本领涵盖了从FinFET到2.5D和3D封装（EMIB、Foveros、Foveros Direct），行将在Intel 18A节点驾御的PowerVia后头供电本领，以及全环绕栅极（GAA）晶体管RibbonFET等。此外，英特尔还揭示了一些面向改日的先进封装本领，为推动行业发展提供了新的视角。

在这些前沿本领中，三个中枢规模尤为值多礼贴：面向AI发展的先进封装、晶体管微缩本领和互连微缩本领。在IEDM 2024大会上，Sanjay Natarajan提神先容了这些规模的要津破裂。

先进封装的破裂：取舍性层转机本领

异构集成也曾成为现在芯片界的主流达成性能普及的技巧。但是异构集成本领靠近着很大的挑战。现时异构集成本领主要聘请“晶圆对晶圆键合”（Wafer-to-Wafer HB）或“芯片对晶圆键合”（Chip-to-Wafer HB），会因规则安装芯粒而导致隐隐量、芯片尺寸和厚度受限。

英特尔通过取舍性层转机（Selective Layer Transfer）本领，破裂了现时异构集成的本领瓶颈。这项本领好像以超高效力完成卓越15，000个芯粒的并行转机，仅需几分钟即可达成相较于传统法式数小时或数天的普及。其创新性地达成了亚微米级芯粒的转机，支抓仅1平时毫米大小、厚度为东说念主类头发1/17的芯粒。这提供了一种活泼且资本效益显贵的异构集成架构，使得处理器与存储器本领的夹杂搭配成为可能。Intel Foundry率先聘请无机红外激光脱键本领，达成了芯粒转机的本领破裂，推动了旗舰AI居品开拓所需的先进异构集成本领的发展。

英特尔代工高档副总裁兼本领扣问总司理Sanjay Natarajan暗示：“咱们成心义期待这一本领好像像PowerVia后头供电本领相似在业内普及。咱们将积极首创并推动这项本领的发展，我以为咱们会看到业内当先企业都迟滞聘请这一本领。”

面向AI时期，英特尔提议了全面的封装处治决策，以达成AI系统的大范围量产。除了取舍性层转机本领，英特尔还聚焦于：

先进内存集成（memory integration）：处治容量、带宽和蔓延瓶颈，普及性能。

夹杂键合（hybrid bodning）互连的间距缩放：达成异构组件间的高能效和高带宽密度合资。

模块化系统的推广：通过合资处治决策镌汰集结蔓延和带脱期定hongkongdoll face。

GAA晶体管的破裂：物理和二维材料

晶体管本领的越过一直以来都是英特尔的主业之一，英特尔的筹谋是到2030年达成一万亿晶体管的宏伟筹谋。

Intel展示了其在Gate-All-Around（GAA）RibbonFET晶体管上的本领破裂，胜利将栅极长度平缓至6nm，并达成1.7nm硅通说念厚度。通过对硅通说念厚度和源漏结的精确工程狡计，有用减少了走电流和器件退化，提高了晶体管在极短栅极长度下的性能沉稳性。英特尔扣问数据表露，与其他先进节点本领比较，在6nm栅极长度下，RibbonFET在短栅极长度下具备更高的电子搬动率和更优的能效特质。除此以外，RibbonFET达成了最好的亚阈值摆幅（Subthreshold Swing，SS）和走电流扼制性能（DIBL）。

左图是透射电子显微镜（TEM）图像，中间展示看这些晶体管的部分要津参数，右图是栅极长度与电子速率关系图

这一阐明展示了在短沟说念效应优化方面的行业当先水平，这为改日更高密度、更低功耗的芯片狡计奠定了基础，同期推动了摩尔定律的抓续发展，知足了下一代臆度和AI驾御对半导体性能的严苛需求。

为了激动GAA晶体管本领的发展，英特尔也将眼神瞄准了二维半导体材料。

据Sanjay Natarajan的先容，具体而言，英特尔在GAA本领中引入了二维（2D）NMOS和PMOS晶体管，该晶体管以二维MoS2为沟说念材料，联结高介电常数的HfO2手脚栅氧化层，通过ALD（原子层千里积）工艺达成精确收敛。下图的横截面成像明晰展示了栅极金属、HfO₂氧化物和二维MoS2之间的结构集成，其举座厚度在纳米级别，漏源间距（L_SD）小于50nm，次阈值摆幅（SS）低于75mV/d，最大电流性能（I_max）达到900µA/µm以上，好像显贵普及栅极对沟说念的收敛智商。

右侧的图表中将Intel的扣问扫尾（THIS WORK）与其他同类扣问进行了对比，表露在驱动电流和次阈值摆幅上的显著上风。

英特尔的扣问考证了联结GAA架构和2D材料，晶体管性能号称飞跃。况且一朝英特尔将基于硅的沟说念性能推相等限，聘请2D材料的GAA晶体管很有可能会成为下一步发展的合理标的。

就英特尔所不雅察到的而言，晶体管数目的指数级增长趋势，合适摩尔定律，从小型臆度机到数据中心，晶体管数目每两年翻倍。但是，跟着AI责任负载的抓续加多，AI斟酌能耗可能会在2035年超越好意思国现时的总电力需求，动力瓶颈成为改日臆度发展的要津挑战。因此，改日需要的是新式晶体管。下一代晶体管需要具备超陡次阈值摆幅（低于60mV/dec）和极低的静态走电流（I_off），支抓在超低供电电压（<300mV）下初始。

英特尔也在材料和物理层面不断探索，并在IEDM上展示了聘请Ge（锗）纳米带结构的晶体管，其9nm厚度和联结氧化物界面的创新狡计，为达成低功耗和高效传输奠定了基础。Intel进一步扣问联结高介电常数材料和新式界面工程，以开拓愈加节能高效的下一代晶体管。

英特尔也号召通盘行业共同推动晶体管本领的立异，以知足万亿晶体管时期中AI驾御的需求。通过对往日60年晶体管发展的回来，Intel同期提议了改日10年的发展筹谋：1）必须开拓好像在超低供电电压（<300mV）下责任的晶体管，以显贵提高能效，为多数化的AI驾御提供支抓；2）抓续加多晶体管数目的本领是可行的，但动力效力的立异性破裂将是改日发展的要点。

互联缩放的破裂：钌澄莹

跟着晶体管和封装本领的抓续微缩，互连已成为半导体体系中的第三个要津身分。这些互连导线留意合资数以万亿计的晶体管。但是，咱们明晰地看到，铜互连的时期正缓缓走向尾声。铜互连存在一个施行问题：使用时需要添加扞拒层和籽晶层。跟着尺寸的不断平缓，这些相对高电阻的层占据了更多的可用空间。英特尔不雅察到，当线宽不断平缓时，铜线的电阻率呈指数级高潮，达到难以罗致的过程。因此，尽管晶体管尺寸越来越小、密度和性能不断普及，但传统的布线样貌已无法知足合资统共晶体管的需求。

英特尔的破裂在于采器具有高资本效益的空气粗心钌（Ru）澄莹，手脚铜互连的潜在替代决策。这个空气粗心处治决策无需精湛的光刻本领，也不需要自动瞄准通孔工艺。它高明地将空气粗心、减法钌工艺和图案化相联结，有望打造出合理的下一代互连本领，使之与改日的晶体管和封装本领相匹配。

这种新工艺在小于25nm的间距下，达成了在匹配电阻条目下高达25%的电容镌汰，有用普及了信号传输速率并减少了功耗。高别离率的显微成像展示了钌互连线和通孔的精确对王人，考证了莫得发生通孔破裂或严重错位的问题。减法钌工艺支抓大范围分娩（HVM），通过摈斥复杂的气隙撤废区和取舍性蚀刻需求，具备施行驾御的经济性和可靠性。

写在临了

半导体产业是一个高度复杂的生态系统，需要各方共同力图智力赢得破裂。英特尔在封装、晶体管和互联等规模的创新扫尾，为通盘行业提供了贵重的教养和启示。如同Sanjay Natarajan所述hongkongdoll face，英特尔的筹谋是为通盘行业提供门道图，以协长入归并咱们统共的研发资金和力图。这么，下一代居品和作事就能推动通盘行业上前发展，并络续激动摩尔定律。英特尔确乎恒久将我方视为摩尔定律的看管者，致力于于于承担这一包袱，不断探索激动摩尔定律的新本领。这不仅是为了英特尔的利益，更是为了通盘行业的共同利益。